UNIVERSIDAD CATÓLICA SANTO TORIBIO DE MOGROVEJO
ENLACE PUNTO A PUNTO DE ALTA VELOCIDAD - HYPERTRANSPORT
ARQUITECTURA DE COMPUTADORAS
AUTOR:
o GUEVARA VÁSQUEZ, IVAN
Chiclayo 29 de noviembre de 2008
ÍNDICE
I. Planteamiento del problema
1.1 Definición y limitación.
1.2 Situación Problemática
1.3 Formulación del problema de investigación.
1.4 Justificación de la investigación.
1.5 Factibilidad
II. Marco Referencial del problema
2.1. Antecedentes
2.2. Base Teórica
2.3. Formulación de la hipótesis
2.4. Identificación de las variables
2.5. Formulación de Objetivos
2.5.1. Objetivo general.
2.5.2. Objetivos específicos.
III. Diseño Metodológico
3.1 Tipo y diseño de investigación
3.2 Descripción del estudio
3.3 Técnicas e instrumentos de recolección de datos
3.4 Cronograma de actividades
3.5 Presupuestos de gastos
Conclusiones
Referencia Bibliografía
I. PLANTEAMIENTO DEL PROBLEMA
1.1 Definición y limitación.
La tecnología HyperTransport es una conexión punto a punto de alta velocidad y baja latencia, diseñada para aumentar la velocidad de las comunicaciones entre los circuitos integrados en computadoras, servidores, sistemas integrados y equipos de redes y telecomunicaciones hasta en 48 veces más que los sistemas
HyperTransport reduce el número de buses de un sistema, evitando algunos cuellos de botella y facilitando una mejor eficiencia de la memoria.
1.2 Situación Problemática
Todos sabemos que hypertransport no es muy bien conocido por la mayoría de personas y muchos olvidan su importancia de estos.
HyperTransport reduce el número de buses de un sistema, evitando algunos cuellos de botella y facilitando una mejor eficiencia de la memoria.
El objetivo de HyperTransport no es sustituir a otras tecnologías de E/S, sino más bien ofrecer una interconexión chip a chip muy estandarizada que cumpla los requisitos de transferencia de datos de la memoria y de los elementos de E/S, pero puede conectar fácilmente también tanto los dispositivos tradicionales de E/S de baja velocidad como los nuevos canales de E/S de alta velocidad.
1.3 Formulación del problema de investigación.
¿Es la tecnología HyperTransport la alternativa de solución más eficaz y confiable que influirá en mejorar la forma de trabajo de las empresas?
1.4 Justificación de la investigación.
HyperTransport fue concebido por AMD para optimizar el rendimiento de los computadores personales, aunque su alcance fue ampliado (por el Consorcio que lleva el mismo nombre) para proporcionar beneficios significativos a los computadores de escritorio, sistemas portátiles, equipos para la interconexión de redes, servidores y otros productos electrónicos dirigidos a los consumidores finales.
HyperTransport utiliza un paquete basado en el protocolo de aumentar al máximo la flexibilidad y reducir al mínimo el número de rutas de los datos necesarios para el mando y el control.
En si con la tecnología hypertransport Obtendremos un rendimiento avanzado y capacidades de multitarea en las aplicaciones de hogar y oficina digital de hoy.
1.5 Factibilidad
Existe información pero no muy clara, no se encontró muchos antecedentes del tema puesto es un tema nuevo.
II. MARCO REFERENCIAL DEL PROBLEMA
2.1. ANTECEDENTES
Alejando Torreño Lerma Y José Miguel Blázquez Soriano “Interconexiones y buses de altas prestaciones: HyperTransport technology”.
En comparación con los progresos realizados en otras áreas de la tecnología de computadores, como memorias, procesadores, etc.; los sistemas de Entrada / Salida parece que han permanecido inmutables. Desde la introducción del bus PCI en los albores de 1991, muy poco ha cambiado en la manera de gestionar la transmisión de datos por el ordenador.
Discos duros, tarjetas de sonido, de red, y un sinfín de periféricos operan mediante el mismo sistema de E/S que se empleaba en el primer 486, el bus PCI a 33Mhz y moviendo unos 133MB/s de datos. Actualmente, las enormes mejoras en los sistemas informáticos, hardware en concreto, demandan a gritos una mejora también en los sistemas de transmisión y de E/S para conseguir un mayor ancho de banda. En el momento en que se emplean dispositivos como RAID, SCSI o la nueva Ethernet Gigabit, esos dispositivos, insuflando grandes cantidades de datos por el bus PCI, lo único que están obteniendo es un cuello de botella y un mal aprovechamiento de las prestaciones.
En un intento de evitar todos esos problemas, y dotar al mercado de sistemas informáticos de una mayor capacidad de transmisión y aumentar el ancho de banda, se han ideado unos nuevos buses que fueron analizados en este proyecto, y son: PCI-Express, HyperTransport, Rapid I/O e Infiniband.
Mario Cavalli, director general del HyperTransport Consorcio de Tecnología. "HyperTransport has proven to be the industry's most flexible, powerful and future-ready standard interconnect solution for compute-intensive system designs, delivering a winning combination of high-performance, standardization and optimized total cost of ownership for data center and supercomputing applications." "HyperTransport ha demostrado ser el sector más flexible, potente y preparado para el futuro estándar para interconectar solución altamente diseños de sistemas, que entregan una combinación de alto rendimiento, la normalización y optimizado el coste total de propiedad para centro de datos y aplicaciones de la supercomputación".
2.2. BASE TEÓRICA
2.2.8. Tecnología HyperTransport
La tecnología HyperTransport es un enlace punto a punto de alta velocidad y baja latencia, diseñado para incrementar la velocidad de comunicación entre circuitos integrados en computadoras, servidores, sistemas embebidos, y redes y equipos de telecomunicaciones hasta 48 veces más rápido que algunas de las actuales tecnologías.
La tecnología HyperTransport ayuda a reducir el número de buses en un sistema, el cual puede reducir los cuellos de botella de sistema y habilita a los procesadores más rápidos actuales a usar la memoria de sistema más eficientemente de alta gama en sistemas de multiprocesador.
2.2.2 La tecnología HyperTransport esta diseñada para:
Proveer significantemente mas ancho de banda que las actuales tecnologías.
Utiliza respuestas de baja latencia y bajo conteo de pines.
Mantiene la compatibilidad con el legado de buses del PC mientras es extensible al nuevo bus SNA (Systems Network Architecture).
Es transparente para los sistemas operativos y ofrece un pequeño impacto en los controladores periféricos.
Tecnología HyperTransport está desplegado en aplicaciones que van desde alto rendimiento a los sistemas integrados de computación personal, estaciones de trabajo, servidores, clusters y supercomputadores.
La tecnología HyperTransport fue inventada por AMD con contribuciones de compañeros de industria, y administrado y licenciado por el Consorcio de Tecnología HyperTransport, una corporación de no-lucro.
2.2.3 Descripción de la Arquitectura de E/S de HyperTransport
2.2.3.1 Mejora de las prestaciones del sistema
La tecnología HyperTransport está diseñada para incrementar las prestaciones globales mediante la eliminación de cuellos de botella en la E/S, lo cual mejora notablemente el ancho de banda y reduce la latencia. En la siguiente figura se muestra algunas de las áreas donde HyperTransport alivia los posibles cuellos de botella.
Esquema comparativo de las dos arquitecturas
1. El FSB del procesador (Front-side bus)
2. Interfaz de memoria.
3. Interconexión chip a chip.
4. Capacidades de expansión de E/S hacia la industria de buses de alta velocidad.
¥ Mejora de prestaciones 1: FSB del procesador
Para un rendimiento óptimo, el ancho de banda del FSB debe escalarse con incrementos de velocidad del procesador. El actual ancho de banda del FSB de la séptima generación de las plataformas de AMD es del orden de 2,1GB/s. Sustituyendo lo que ha sido tradicionalmente el FSB por unas conexiones de E/S basadas en la tecnología HyperTransport se consigue una dramática extensión del ancho de banda desde los 2,1GB/s hasta los 6,4GB/s (y potencialmente 12,8GB/s con dispositivos futuros).
¥ Mejora de prestaciones 2: Interfaz de memoria
Cuando ocurre un fallo en la caché, el procesador debe traer información de memoria principal. Para ayudar a resolver este cuello de botella. La interfaz directa a memoria puede reducir significativamente la latencia vista desde el procesador. Esta latencia continuará descendiendo a medida que la frecuencia del procesador se escale.
Además, los mecanismos de movimiento de datos, tanto software como hardware, podrán reducir la latencia efectiva de la memoria vista desde el procesador.
Esta reducción de la latencia de la memoria junto al incremento del ancho de banda disponible directamente para el procesador, resultante de la optimización en el diseño de la arquitectura, no pueden más que resultar tremendamente beneficiosas para las prestaciones del sistema y todos los segmentos de aplicación.
¥ Mejora de prestaciones 3: Interconexión chip a chip
Los esquemas actuales ofrecen unos rendimientos de procesamiento del orden de 266MB/s hasta 1GB/s. Estos valores deberían ser suficientes para las plataformas de sobremesa; sin embargo, se requiere una interfaz más robusta para las estaciones de trabajo, servidores y otras plataformas futuras. La integración simultánea de las tecnologías de alta velocidad como AGP-8x, Gigabit Ethernet, PCI-X, Infiniband, etc. en las plataformas más sofisticadas dispararán las capacidades de ancho de banda de las interfaces existentes. La tecnología HyperTransport provee una interconexión entre chips, de alta velocidad, que elimina virtualmente los cuellos de botella en la E/S y deja un amplio espacio libre para el crecimiento futuro.
¥ Mejora de prestaciones 4: Capacidades de expansión de E/S hacia la industria de buses de alta velocidad
La arquitectura Northbridge/Southbridge que se puede apreciar no está preparada para soportar más de dos "núcleos lógicos". El hecho de agregar funcionalidades de alta velocidad debería hacerse en uno de los siguientes modos:
¯ La funcionalidad debería fijarse a una interfaz existente, como PCI. Sin embargo, un bus actual no tendría suficiente ancho de banda para soportar tecnologías de alta velocidad, especialmente cuando múltiples buses o combinaciones de buses debieran soportarse simultáneamente.
¯ La funcionalidad debería ser agregada directamente a la interfaz del bus de alta velocidad mediante un dispositivo puente. Sin embargo, la naturaleza de esta solución limitaría el número de componentes disponibles de vendedores, impactando así sobre costes y disponibilidad.
¯ La funcionalidad debería ser integrada en uno de los "núcleos lógicos". Ésta solución es la menos flexible, ya que un amplio rango de componentes deberían ser creados para cada combinación de características deseadas en los buses.
2.2.4 Avances de la tecnología HyperTransport
HyperTransport es una tecnología universal de comunicaciones entre chips que ofrece a los circuitos integrados de una tarjeta principal un enlace avanzado de alta velocidad y alto desempeño; es una conexión universal que está diseñada para reducir el número de buses dentro de un sistema, suministrando un enlace de alto rendimiento a las aplicaciones incorporadas y facilitando sistemas de multiprocesamiento altamente escalables.
Conocido originalmente con el nombre-código Lightning Data Transport o LDT, HyperTransport fue concebido por AMD para optimizar el rendimiento de los computadores personales, aunque su alcance fue ampliado por el Consorcio que lleva el mismo nombre para proporcionar beneficios significativos a los computadores de escritorio, sistemas portátiles, equipos para la interconexión de redes, servidores y otros productos electrónicos dirigidos a los consumidores finales.
Cuando fue anunciado en el año 2001, HyperTransport podía mover datos desde el procesador hacia otros componentes de una tarjeta madre hasta 48 veces más rápido que los buses PCI de 32 bits que operaban a 66MHz.
2.2.5 Niveles de HyperTransport
2.2.5.1 HyperTransport 1.0
¯ Enlace ancho de apoyo asimétrico
¯ Señalación diferencial de bajo voltaje (LVDS- Low Voltage Differential Signaling)
¯ Máxima velocidad de reloj de 800 Mhz
¯ Ancho de banda agregado de 12.8 GB/s
¯ Latencia mas baja
2.2.5.2 HyperTransport 2.0
El 2,0 HyperTransport ofrece un ancho de banda teórico de 22,4 GB /s. Les échanges se font jusqu'à 1,6 GHz. Los intercambios son hasta 1,6 GHz.
It is important to note that HyperTransport 2.0 devices operate smoothly with HyperTransport 1.0 devices.Es importante señalar que los dispositivos HyperTransport 2,0 funcionan sin problemas con los HyperTransport 1.0. To facilitate this, HyperTransport interfaces initially boot up at 200 MHz and advertise their frequency capabilities to each other. Para facilitar esta tarea, HyperTransport arranca inicialmente a 200 MHz y publicidad de sus capacidades de frecuencia entre sí. Software automatically determines the highest mutually supported frequency for the two ends and configures each to run at that frequency.
2.2.5.3 HyperTransport 3.0
HyperTransport 3,0 se basa en los actuales HyperTransport 1,0 y 2,0 que siguen siendo diseñado en los sistemas a un ritmo acelerado, y han ayudado a llegar a HyperTransport considerable presencia en el mercado y el éxito. HyperTransport 3.0 is fully backwards-compatible with earlier versions of the HyperTransport specification standard. 3,0 HyperTransport es totalmente compatible hacia atrás con las versiones anteriores de la especificación HyperTransport estándar.
HyperTransport 3,0 extiende los 1,4 GHz de doble velocidad de 2,0 HyperTransport a 1,8 GHz, 2,0 GHz, 2,4 GHz y 2,6 GHz, y ofrece un máximo de ancho de banda total de 41,6 gigabytes por segundo (GB/s) - un ancho de banda incremento del 86 por ciento más de 2,0 HyperTransport.
2.2.6 Enlaces en la tecnología HyperTransport
Los dispositivos HyperTransport (núcleos lógicos y procesadores) se conectan empleando una interfaz punto a punto y la tecnología de enlaces de E/S HyperTransport. Cada conexión está compuesta de un subenlace de transmisión (Tx) y otro de recepción (Rx), los cuales operan independientemente y de forma concurrente. Cada subenlace puede potencialmente suministrar hasta 6,4GB/s de rendimiento de procesamiento, creando un ancho de banda agregado de hasta 12,8 GB/s por enlace.
Enlaces y dispositivos HyperTransport son escalables en frecuencia y amplitud de la ruta de datos. Con una frecuencia por defecto de 200MHz, los diseñadores de componentes pueden implementar frecuencias de reloj desde los 200MHz hasta los 800MHz. Las tecnologías de memoria DDR (Double Data Rate) se implementan de manera que los datos se transmiten en cada flanco de reloj (por ejemplo, un reloj a 200MHz produce una transferencia de 400 megas por segundo), realzando las prestaciones del sistema.
Para ofrecer mayor flexibilidad, HyperTransport permite al diseñador del sistema controlar el coste y el rendimiento ofreciendo un ancho de ruta de datos escalable por cada subenlace.
Los diseñadores pueden escoger entre unas amplitudes de 2,4,8,16 o 32 bits. Los dispositivos de diferentes ancho de datos pueden conectarse entre ellos y operarán con la anchura del menor de todos ellos (se emplean técnicas de "auto-negociación" para detectar y configurar las rutas de datos). Esta flexibilidad también permite que un sólo dispositivo se pueda destinar a múltiples aplicaciones, cada una con unas prestaciones diferentes. Un dispositivo con enlaces de 16 bits puede ser conectado a dispositivos con enlaces de 2,4 y 8 bits. El mismo dispositivo de 16 bits puede ser diseñado para conectar con otros dispositivos de 16 bits o a un enlace mayor de 32 bits
2.2.7 Detalles de los enlaces en HyperTransport
Cada conexión en HyperTransport se compone de dos enlaces punto a punto unidireccionales, cada uno de los cuales puede tener una anchura de 2 a 32 bits, con 24 pines de conexión totales para interfaces bidireccionales de 2 bits y hasta 197 pines para las de 32 bits.
HyperTransport podrá ofrecer hasta 800Mhz para enlaces directos CPU-CPU, y estará "double pumped", que significa que los datos se envían en los flancos de subida y bajada de la señal de reloj. Un enlace de E/S de 8 bits ofrece 800MB/s en cada dirección y 1,6GB/s de ancho de banda bidireccional agregado.
HyperTransport encaja características de gestión de la energía para sistemas móviles, altas escalas de integración y aplicaciones de sobremesa donde la conservación de la energía es crítica. Otras características como Integridad de señal, detección de errores y gestión de datos se incluyen también para asegurar fiabilidad y estabilidad en todas las aplicaciones.
2.2.8. Dispositivos HyperTransport
Como se puede apreciar en la siguiente figura, se introducen dispositivos túnel para proveer de soluciones de conectividad allá donde HyperTransport debe ser extendido a otros flujos de bajada. En consecuencia, se puede crear una cadena de dispositivos HyperTransport para ofrecer una mayor flexibilidad y funcionalidad en el sistema.
Estas capacidades del túnel simplemente permiten a las transacciones de la tecnología HyperTransport a ser remitidas por los flujos de subida o bajada entre los dispositivos más cercanos en la conexión. Hay que tener en cuenta que el máximo rendimiento de proceso agregado de un dispositivo túnel HyperTransport es de 12,8GB/s y no la suma (12,8GB/s + 12,8GB/s) de los flujos de subida y bajada de sus enlaces. El último dispositivo conectado a la cadena suele ser un hub de E/S, el cual no implementa capacidades de túnel.
Los hubs de E/S y los dispositivos túnel pueden incorporar capacidades de puenteado hacia otras tecnologías como AGP, PCI, PCI-X, Infiniband. Estos dispositivos también pueden integrar múltiples funciones en un sólo componente.
2.2.9 Comparación con otros buses
Bus para comunicaciones entre chips, ofreciendo alta velocidad y rendimiento. Funciona en serie a una frecuencia de entre 200 MHz y 2,6 GHz.
HyperTransport e InfiniBand son buses de altas prestaciones, muy caros y demasiado complejos para ser usadas como un simple bus local para el PC.
HyperTransport permite conexiones chip-chip o tarjeta-tarjeta a una velocidad muy alta (actualmente 41.6GB/s).
2.2.10 Arquitectura de base del sistema HyperTransport
La arquitectura de base de la tecnología HyperTransport representa un realce significativo respecto a las arquitecturas tradicionales de los sistemas. Los componentes específicos pueden ser conectados de manera que se consiga erigir un sistema de bloques y de ese modo alcanzar una plataforma con características y prestaciones específicas. Los conceptos de Northbridges, Southbridges, e interconexiones PCI son ahora sustituidos por túneles, hubs de E/S, enlaces de tecnología HyperTransport y cadenas de E/S
2.3 Formulación de la hipótesis
La tecnología HyperTransport es la alternativa de solución más eficaz y confiable que influye en mejorar la forma de trabajo de las empresas.
2.4 Identificación de las variables
2.4.1 Variable independiente
Tecnología HyperTransport
2.4.2 Variable dependiente
Forma de trabajo
2.5 Formulación de Objetivos
2.5.1 Objetivo general.
Demostrar la influencia de la tecnología HyperTransport en la forma de trabajo de las empresas.
2.5.2 Objetivos específicos.
Analizar las diferentes versiones de la tecnología HyperTransport.
Conocer las ventajas y desventajas de la tecnología HyperTransport.
III. DISEÑO METODOLÓGICO
3.1 Tipo y diseño de investigación
o De acuerdo al fin que persigue:
Descriptiva; porque se intenta determinar los problemas actuales, mediante una descripción y comprender de forma integra el presente.
o De acuerdo a la técnica de contrastación:
Aplicada; porque buscamos la aplicación o utilización de los conocimientos que iremos adquiriendo durante el desarrollo del proyecto.
3.2 Descripción del estudio
En este estudio utilizaremos el Método Deductivo nos permitirá sacar conclusiones y obtener sugerencias a fin de contribuir en nuestros conocimientos sobre enlace de punto a punto de alta velocidad - HyperTransport.
CONCLUSIONES
Ø HyperTransport es una tecnología de comunicaciones bidireccional, que funciona tanto en serie como en paralelo, y que ofrece un gran ancho de banda en conexiones punto a punto de baja latencia.
Ø HyperTransport es una tecnología universal de comunicaciones entre chips que ofrece a los circuitos integrados de una tarjeta principal un enlace avanzado de alta velocidad y alto desempeño; es una conexión universal que está diseñada para reducir el número de buses dentro de un sistema,
Ø Con la tecnología HyperTransport se obtendrá un mejor rendimiento de las computadoras ya que podrán intercambiar datos en una velocidad instantánea.
Ø La tecnología HyperTransport nos permite conectar y desconectar dispositivos en este bus sin parar previamente el equipo, ideal para servidores.
REFERENCIA BIBLIOGRAFÍA
· EVA CALO (2005), Primer portátil de HP con procesador de 64 bits.
Internet en:
http://www.idg.es/pcworld/Primer_portatil_de_HP_con_procesador_de_64_bits/doc39454.htm
[Con acceso el 04/06/2008]
OLIVER BLANCO JOSE (2004), HyperTransport no es un término de Viaje a las Estrellas
Internet en:
http://www.pc-news.com/detalle.asp?sid=&id=10&Ida=1391
[Con acceso el 04/06/2008]
http://www.amd.com/es-es/Processors/ProductInformation/0,,30_118_4699_2353,00.html
Cisco Systems (2000),
http://www.tecnun.es
http://www.monografias.com
http://es.wikipedia.org/wiki/HyperTransport
http://javiervalcarce.es/pub/ins_pcie.pdf
http://translate.google.com/translate?sourceid=navclient&hl=es&u=http%3a%2f%2fwww%2ehpcwire%2ecom%2foffthewire%2f17883819%2ehtml
http://www.amd.com/laes/Processors/DevelopWithAMD/0,,30_2252_869_2353,00.html
